Circuitos integrados de los interfaces de red del INTERFAZ de las TELECOMUNICACIONES de los ICs de Ethernet VSC8254YMR-01

Circuitos integrados de los interfaces de red del INTERFAZ 256FCBGA de las TELECOMUNICACIONES de los ICs de Ethernet VSC8254YMR-01

Uso:

Los usos de la blanco para el dispositivo VSC8254-01 incluyen conectividad del router de la transferencia, del borde del IP, conectividad del soporte de estante a través de placa madre, conectividad de la fibra y del cable de cobre, y el acceso independiente del servidor (en el LAN en los adaptadores de los diseños de la placa madre o de red separada). • condicionamiento de señal serial-a-serial del Multi-puerto con cross-connect • transmisores-receptores de la placa madre 10GBASE-KR-compliant • Redes que requieren la sincronización de tiempo de la alto-exactitud • el Multi-puerto XFI/10GBASE-KR a las tarjetas del interruptor de SFI/SFP+ 10 GbE, a las tarjetas del router, y a los adaptadores de red además, los usos MACsec-permitidos siguientes se apoya: • Encripción, autentificación, y integridad de datos a través de interconexiones externas del centro de datos • Conexiones seguras del cliente y del acceso • IEEE 1588 tiempo-que sella en un puerto de MACsec.

Descripciones:

El dispositivo VSC8254-01 es parte de la familia de producto de SynchroPHY™ de Microsemi. Es 1G/10G Ethernet serial-a-serial de dos vías PHY que ofrece la tecnología de la sincronización de red de la precisión de VeriTime™ de Microsemi (IEEE 1588v2) y la encripción de Intellisec™ (128/256-bit MACsec). También apoya la función dual-echada a un lado 10GBASE-KR incluyendo la auto-negociación y el entrenamiento en un pequeño factor de forma, FCBGA de baja potencia ideal para una amplia gama de los diseños de la integridad de señal del nivel de dirección y conectividad (inteligente) obediente estándar a nivel sistema de Ethernet de IEEE. VeriTime™ es la tecnología que mide el tiempo patente-pendiente de Microsemi que entrega la puesta en práctica más exacta de la sincronización de IEEE 1588v2 de la industria. Es la única solución de IEEE 1588v2 que se validará por los OEM importantes en pruebas del mundo real y adoptada como la mejora barata preferida para cumplir requisitos emergentes en 4G/LTE-Advanced (LTE-A). Con su integración de VeriTime, VSC8254-01 entrega el método más rápido, más barato de ejecutar de la exactitud de la sincronización de red que es crítica en porcentajes de disponibilidad existentes que mantienen pues las arquitecturas del proveedor emigran de TDM a las tecnologías paquete-basadas. El dispositivo VSC8254-01 apoya 1 paso y 2 marcos del paso PTP para el reloj ordinario, el reloj del límite, y el modo de operación transparente del reloj, junto con capacidades completas de la supervisión de funcionamiento de Y.1731 OAM. Intellisec™ es la extensión flujo-basada patente-pendiente de Microsemi del IEEE 802.1AE-based, solución de punta a punta de MACsec para las comunicaciones confidenciales sobre cualquier Ethernet del CE 2,0 del MEF o conexión del proveedor de servicios de MPLS. Es el pedazo certificado MACsec fuerte de los PAA 197 CGM-AES 256 del mundo primeros, con la ayuda de la herencia para los despliegues de hoy del campo de bits de CGM-AES 128. El dispositivo VSC8254-01 apoya la línea completa encripción de la tarifa en 1 GbE y 10 velocidades de GbE sobre tipos de medios múltiples. El dispositivo VSC8254-01 proporciona una habitación completa de la instrumentación del en-microprocesador incluyendo funciones incorporadas del autoexamen (BIST), los loopbacks del línea-lado y del circuito del cliente-lado, generación del modelo, y detección de error. Su LAN de sincronización altamente flexible de la ayuda de las opciones y operación PÁLIDA usando una sola tarifa de reloj de referencia de 156,25 megaciclos. Ethernet síncrona (SyncE) y la tolerancia a fallos que cambia para la encaminamiento de la protección también se apoyan. El dispositivo VSC8254-01 entrega la atenuación excelente de la inquietud con energía baja. Está bien adaptado para SFP+ basó los módulos ópticos y el cableado del cobre de la directo-fijación así como usos desafiadores del interfaz de la placa madre.

Especificación de Ethernet 256-FCBGA (17x17) de IC de las telecomunicaciones:

Descripción:

Interconecta el dispositivo VSC8254-01 provee de tipos múltiples de interfaces que apoyan IEEE 802.1ae, IEEE 802.3ae, IEEE 1588v2, e IEEE 802.3ap la auto-negociación 10GBASE-KR y el entrenamiento de equipo informático. El dispositivo ofrece una integración sin fisuras entre IEEE 1588v2 y el motor de MACsec sin la pérdida de precisión. La función de MACsec en el dispositivo VSC8254-01 apoya los protocolos de IEEE 802.1AE 128/256-bit MACsec para cumplir los requisitos de seguridad para proteger los datos que atraviesan Ethernet LANs tal como clasificación de la entrada, encripción del marco/desciframiento, funcionamiento, y supervisión del estado latente. El dispositivo cumple el 1 GbE SFP y requisitos del anfitrión de SFP+ SR/LR/ER/ZR de acuerdo con las especificaciones de SFF MSA y compensa debilitaciones ópticas en usos de SFP+ y degradaciones del PWB. El receptor serial de alta velocidad de la entrada compensa pérdida de funcionamiento óptico y de cobre de los medios o margen debido a interferencia de intersímbolo (ISI). El serial de alta velocidad transmite características de la salida un almacenador intermediario de salida del filtro del ABETO de 3 golpecitos completamente obediente con el estándar 10GBASE-KR para proporcionar la ayuda completa 10GBASE-KR, incluyendo la máquina de estado 10GBASE-KR, para la auto-negociación y la optimización del vínculo. Transmita la trayectoria incorpora un conductor de la salida del multitap para proporcionar flexibilidad para cumplir los requisitos exigentes del lanzamiento de la salida de 10GBASE-KR (IEEE 802.3ap) Tx. Los puertos serie apoyan 1,25 Gbps y 10 modos de los Gbps. Cada canal consiste en un receptor (Rx) y una subdivisión del transmisor (Tx). Entradas de reloj programables de referencia (HREFCK LREFCK, y SREFCK) apoyar los modos junto con el reloj y la recuperación de los datos (CDR) en las subdivisiones de Rx y de Tx de todos los canales. Cada canal del dispositivo puede estar en un diverso modo dentro de las limitaciones de los relojes de referencia disponibles, mientras que asegura el Rx y las subdivisiones de Tx dentro de un canal están en el mismo modo.

La mayoría de los interfaces de red popular IC:

Clasificaciones ambientales y de la exportación